Разлика между комбинирана логическа верига и последователна логическа верига

Комбинационна логическа верига срещу последователна логическа верига

Цифровите схеми са вериги, които използват дискретни нива на напрежение за своята работа, и булева логика за математическа интерпретация на тези операции. Цифровите схеми използват абстрактни елементи на веригата, наречени порти, а всеки порта е устройство, чийто изход е функция само от входове. Цифровите схеми се използват за преодоляване на затихването на сигнала, изкривяването на шума в аналоговите вериги. Въз основа на връзките между входовете и изходите, Цифровите схеми са разделени на две категории; Комбинационни логически схеми и последователни логически вериги.

Повече за комбинираните логически схеми

Цифровите схеми, чиито изходи са функция на настоящите входове, са известни като Комбинирани логически вериги. Следователно комбинираните логически схеми нямат възможност да съхраняват състояние вътре в тях. В компютрите аритметичните операции върху съхранените данни се извършват от комбинационни логически схеми. Половината добавки, пълните добавки, мултиплексорите (MUX), демултиплексорите (DeMUX), енкодерите и декодерите са изпълнение на елементарно ниво на комбинационни логически схеми. Повечето компоненти на аритметичната и логическата единица (ALU) също се състоят от комбинационни логически схеми.

Комбинационните логически схеми се реализират главно с помощта на правилата Sum of Products (SOP) и Products of Sum (POS). Независимите работни състояния на веригата са представени с булева алгебра. След това опростено и внедрено с NOR, NAND и NOT Gates.

Повече за последователните логически схеми

Цифровите схеми, чийто изход е функция както на настоящите входове, така и на миналите входове (с други думи, настоящото състояние на веригата) са известни като последователни логически вериги. Последователните вериги имат възможност да запазят предишното състояние на системата въз основа на настоящите входове и предишното състояние; Следователно се казва, че последователната логическа верига има памет и се използва за съхраняване на данни в цифрова схема. Най-простият елемент в последователната логика е известен като резе, където може да запази предишното състояние (фиксира паметта / състоянието). Резетата са известни също като джапанки (f-f's) и в истинска структурна форма това е комбинирана верига с един или повече изходи, подадени обратно като входове. JK, SR (Set-Reset), T (Toggle) и D са често използвани джапанки.

Последователни логически схеми се използват в почти всеки тип памет елементи и машини с ограничено състояние. Машината за крайно състояние е модел с цифрова верига, в който са възможни състояния, ако системата е ограничена. Почти всички последователни логически схеми използват часовник и той задейства работата на джапанките. Когато всички джапанки в логическата верига се задействат едновременно, веригата е известна като синхронна последователна верига, докато веригите, които не се задействат едновременно, са известни като асинхронни вериги.

На практика повечето дигитални устройства се основават на смес от комбинационни и последователни логически схеми.